最新情報

モバイルエッジ高性能AI技術

• エネルギー最小点におけるSRAM動作と、超低電圧リテンションによるパワーゲーティングの両方を実現できる新たなSRAM技術を用いて、プロセッシング・イン・メモリ（PIM）型のニューラルネットワーク（NN）アクセラレータのマクロを開発。
• 動作時電力を99%、待機時電力を84%削減し、推論のエネルギー効率の飛躍的な増大に成功。全結合層において65 TOPS/Wの高いエネルギー効率を実現可能。
• 本技術は、将来のスマート社会で重要となるモバイルエッジデバイスに搭載可能な低消費電力・高性能AI技術として期待。

東京工業大学 科学技術創成研究院 未来産業技術研究所の菅原聡准教授と工学院 電気電子系の塩津勇作博士後期課程大学院生（研究当時）らは、エネルギー最小点（EMP）動作によって動作時電力を99%削減し、また、パワーゲーティング（PG）によって重みデータを失うことなく待機時電力を84%削減できる、プロセッシング・イン・メモリ（PIM）型のニューラルネットワーク（NN）アクセラレータのマクロを開発した。本技術はCMOSのみで構成できる。このPIM型マクロのメモリ部にはEMPで動作し、超低電圧リテンション（ULVR）によるPGが可能な新しいSRAM技術を用いた（ULVR-SRAM）。ULVR-SRAMの導入によって可能となるEMP動作を用いることで推論のエネルギー効率（TOPS/W）は大幅に向上し、また、許容される積和（MAC）演算の並列数も大幅に増やすことができることから、演算能力（TOPS）も大きく向上できる。本マクロを用いてMAC演算の適切な並列化を行いEMP動作させることで、通常電圧動作時や従来技術に比べて、演算能力が同じであれば、1/10程度の消費電力で済み、また、消費電力が同じであれば、10倍程度の演算能力を実現できる。全結合層を用いたベンチマークから、このEMPによる推論では、65 TOPS/Wもの高いエネルギー効率を示した。本技術は将来のスマート社会で重要となるモバイルエッジデバイスに搭載可能な低消費電力・高性能AIアクセラレータ技術となる。

本成果はIEEE（米国電気電子学会）の「IEEE Journal on Exploratory Solid-State Computational Devices and Circuits」誌に12月22日付けで掲載された。

提案したULVR-SRAMセルの回路構成

問合せ先

菅原聡研究室（情報イノベーション研究コア）
http://www.isl.titech.ac.jp/~sugaharalab/