最新情報

対GPU比3万倍の電力効率を達成

• 組合せ最適化問題の性質と最適なアニーリング計算原理の相関を調査
• 複数の計算原理を選択的に利用できる計算機構造を設計
• アニーリングプロセッサLSIを試作し、計算の高速化と省エネ化を実証

東京工業大学 科学技術創成研究院の本村真人教授、川村一志特任助教らは、北海道大学、京都大学と共同で、スマート社会の発展に不可欠な組合せ最適化問題を高効率に解決するアニーリングプロセッサLSIを新規に開発した。

国内外でのアニーリングマシン研究開発競争が激化する昨今、求解対象の組合せ最適化問題をどの計算原理・マシンで解くのがベストであるのかを明確にし、アニーリングマシンの早期実用化を進めることが求められている。本研究では、問題の性質と最適な計算原理の相関を調査するとともに、複数の計算原理を選択的に利用可能な計算機構造、ならびに、それを具現化したプロセッサLSI「Amorphica」を開発した。求解対象の問題に合わせて計算原理を選択できるようにすることで、多様な問題に対して最適な計算原理を適用することが可能になる。さらに、本LSIを複数個接続することで大規模な問題を求解可能である。AmorphicaをGPU（画像処理半導体）と比較したところ、最大58倍の高速化を達成するとともに、およそ3万倍の電力効率を達成した。

研究成果の詳細は2月19日～23日に米国サンフランシスコで開催される「ISSCC 2023（国際固体素子回路会議）」にて発表される（発表者：川村一志）。ISSCCは集積回路に関する最難関国際会議で、世界中から最高峰の研究成果が発表される。

SAとSCAから導かれる新しい計算原理RPA

問合せ先

本村真人研究室（電子機能システム研究コア）
http://www.artic.iir.titech.ac.jp/